AMD patenta un diseño de GPU basado en chiplet con puente de caché activo

Tecnología abril 5, 2021

AMD patenta un diseño de GPU basado en chiplet con puente de caché activo

AMD publicó el 1 de abril una nueva solicitud de patente que parece mostrar la forma en que se está moviendo su diseño de GPU chiplet. Antes de decirlo, es una solicitud de patente; no hay posibilidad de una broma de April Fool sobre este tipo de movimiento. La nueva patente se desarrolla sobre la anterior de AMD, que solo presentaba un puente pasivo que conectaba los diferentes chiplets de GPU y sus recursos de procesamiento. Si deseas leer una especie de inmersión un poco más profunda sobre qué son los chiplets y por qué son importantes para el futuro de los gráficos (y la informática en general), consulte este artículo aquí sobre TPU.

El nuevo diseño interpreta el puente activo que conecta los chiplets como un caché de último nivel; considérelo como L3, una autopista unificadora de datos que se expone fácilmente a todos los chiplets (en esta patente, un diseño de tres chips). Es esencialmente RDNA 2 Infinity Cache de AMD, aunque aquí no solo se usa como caché (y para un buen efecto, si el diseño de Infinity Cache en RDNA 2 y su mejora del rendimiento es algo por lo que pasar); también sirve como una interconexión activa entre los chiplets de GPU que permiten el intercambio y sincronización de información, cuando y como sea necesario. Esto también permite que el registro y la caché se expongan como un bloque unificado para los desarrolladores, abstrayéndolos de tener que programar hacia un sistema con un diseño de caché de tres vías. También hay, por supuesto, beneficios de rendimiento que se pueden aprovechar aquí, como los hay con los diseños de chiplet Zen de AMD, y la capacidad de aumentar el rendimiento sin ningún diseño monolítico que requiera mucha energía. el puente de caché activo integrado también ayudaría ciertamente a reducir la latencia y mantener la coherencia del procesamiento de chiplet.