Tecnología

Hot Chips 33: Intel habla sobre chiplets y pilas 3D

Hot Chips 33: Intel habla sobre chiplets y pilas 3D
Imagen: Intel

Como parte de Hot Chips 33, Intel habló sobre sus tecnologías de empaque para los próximos diseños 2D y conjuntos de chips y pilas 3D. En la streaming en vivo, Ravi Mahajan y Sandeep Sane hablaron en particular de la flexibilidad que hicieron posible Co-EMIB, Foveros y ODI, así como Silicon Interposer.

Como en SemiCon West 2019 y CES 2019 y más recientemente en Intel Foundry IDM 2.0, Intel habló en Hot Chips 33 sobre nuevas tecnologías de empaque que Intel y TSMC han reconocido como una gran oportunidad para el futuro. Sobre la base de EMIB y Foveros, Intel quiere poder implementar diseños muy complejos con hasta 36 conjuntos de chips con Co-EMIB. Esto tiene como objetivo crear los requisitos básicos para la integración heterogénea (HI) de chips futuros.

Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D
Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D (Imagen: Intel)

Además, Co-EMIB, también conocido como EMIB-Foveros, también haría más flexible el diseño del chip con múltiples capas. El llamado apilado 3D de chips con diferentes funciones debería hacer posible productos completamente nuevos.

Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D
Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D (Imagen: Intel)
Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D
Proveedor de tecnología: tecnologías de empaquetado Intel para chiplets y 3D (Imagen: Intel)

Utilizando el ejemplo de la potente solución de gráficos HPC Ponte Vechio, Intel demostró una vez más cuán amplio es el campo de casos de uso para chips altamente integrados. Ponte Vechio es un verdadero SoC monstruoso con once elementos de conexión EMIB, 47 mosaicos activos y 5 nodos de proceso, algunos de los cuales no provienen de la empresa sino de TSMC. En particular, Intel enfatizó la combinación de procesos de fabricación de diferentes fabricantes y quiso mostrar su flexibilidad al no depender solo de un fabricante, hasta ahora principalmente de sí mismo.

Aparte de las áreas de aplicación previstas por Intel para los nuevos envases 2D y 3D «Gráficos, cliente y FPGA“Y la información de fondo, había pocos productos nuevos ni completamente nuevos con estas tecnologías al comienzo de Hot Chips 33. Sin embargo, esto puede cambiar en el transcurso de la conferencia de especialistas para la industria de los semiconductores, a partir de hoy comienzan las presentaciones de arquitecturas de CPU, por ejemplo.

Anteriormente, Intel ya había dado una pequeña idea de Sapphire Rapids en relación con su empaque con diez a catorce sujetadores EMIB.

AMD habló con Hot Chips 33 sobre su tecnología de apilamiento en cooperación con TSMC, que se utilizará por primera vez con el próximo Ryzen y la caché L3 adicional, la llamada caché 3D V de hasta 192 MB de tamaño. Intel no ofrecerá una tecnología similar hasta 2023, con Foveros Direct.

Intel Foveros de próxima generación
Intel Foveros nextgen (Imagen: Intel)

Leave a Comment

You may also like

Más