Intel y DARPA desarrollan chips ASIC estructurados seguros fabricados en EE. UU.

Tecnología marzo 18, 2021
Intel y la Agencia de Proyectos de Investigación Avanzada de Defensa de EE. UU. (DARPA) anunciaron hoy una asociación de tres años para avanzar en el desarrollo de plataformas de Circuitos Integrados Específicos de Aplicación (ASIC) estructurados de fabricación nacional. La asociación de hardware de matriz estructurada para aplicaciones realizadas automáticamente (SAHARA) permite el diseño de chips personalizados que incluyen tecnologías de contramedidas de seguridad de última generación. Una fuente nacional confiable y segura de semiconductores de vanguardia sigue siendo fundamental para EE. UU.

“Estamos combinando nuestra tecnología ASIC estructurada eASIC de Intel más avanzada con chiplets de interfaz de datos de última generación y protección de seguridad mejorada, y todo se hace en los EE. UU. De principio a fin. Esto permitirá a los desarrolladores de sistemas electrónicos comerciales y de defensa para desarrollar e implementar rápidamente chips personalizados basados ​​en el avanzado proceso de semiconductores de 10 nm de Intel “, dijo José Roberto Alvarez, director senior, CTO Office, Intel Programmable Solutions Group.

Como el único fabricante de semiconductores avanzados con sede en EE. UU., Intel promueve la seguridad de la cadena de suministro utilizando instalaciones dentro de EE. UU. Para fabricar, ensamblar y probar chips personalizados para la asociación SAHARA.

“Los ASIC estructurados tienen ventajas sobre los FPGA que se utilizan ampliamente en muchas aplicaciones del Departamento de Defensa. Al asociarse con Intel en el programa SAHARA, DARPA tiene como objetivo transformar las capacidades actuales y futuras en implementaciones ASIC estructuradas con un rendimiento significativamente mayor y un menor consumo de energía. “, dijo Serge Leef, gerente de programa en la Oficina de Tecnología de Microsistemas de DARPA. “SAHARA apunta a acortar drásticamente el proceso de diseño de ASIC a través de la automatización mientras agrega características de seguridad únicas para respaldar la fabricación del silicio resultante en entornos de confianza cero. Además, Intel establecerá capacidades de fabricación doméstica para los ASIC estructurados en su proceso de 10 nm”.

En colaboración con la Universidad de Florida, Texas A&M y la Universidad de Maryland, Intel desarrollará tecnologías de contramedidas de seguridad que mejoran la protección de los datos y la propiedad intelectual contra la ingeniería inversa y la falsificación. Los equipos universitarios utilizarán una verificación rigurosa, validación y nuevas estrategias de ataque para probar la seguridad de estos chips. Las tecnologías de contramedidas de seguridad se integrarán en el flujo de diseño ASIC estructurado de Intel.
Intel utilizará su tecnología ASIC estructurada para desarrollar plataformas que aceleren significativamente el tiempo de desarrollo y reduzcan los costos de ingeniería en comparación con los ASIC tradicionales. Intel fabricará estos chips utilizando su tecnología de proceso de 10 nm con la interconexión de matriz a matriz de bus de interfaz avanzada y la tecnología de empaquetado de puente de interconexión de múltiples matrices incorporada para integrar múltiples matrices heterogéneas en un solo paquete.

Los dispositivos Intel eASIC son ASIC estructurados, una tecnología intermedia entre los arreglos de puertas programables en campo (FPGA) y los ASIC de celda estándar. Estos dispositivos proporcionan un costo unitario más bajo y funcionan con menor energía en comparación con los FPGA y brindan un tiempo de comercialización más rápido y un costo de ingeniería no recurrente más bajo en comparación con los ASIC de celda estándar.