Tecnología

La hoja de ruta de TSMC presenta tecnologías avanzadas de empaque CoWoS, listas para arquitecturas de chiplet nextgen y memoria HBM3

NVIDIA Hopper GPUs Featuring MCM Technology Rumored To Tape Out Soon

TSMC ha presentado su hoja de ruta de tecnología de embalaje avanzada y exhibido sus soluciones CoWoS nextgen que están listas para arquitecturas de chiplet y soluciones de memoria nextgen.

TSMC presenta su hoja de ruta de tecnología de embalaje CoWoS avanzada, diseño 2023 listo para arquitecturas Chiplet y HBM3

El gigante de semiconductores con sede en Taiwán ha logrado un rápido progreso en la implementación de tecnologías avanzadas de empaquetado de chips en la industria. En una década, la compañía ha lanzado cinco generaciones diferentes de paquetes CoWoS (Chip-on-Wafer-on-Substrate) que actualmente se implementan o se implementan en el espacio del consumidor y del servidor.

AMD se convertirá en el segundo cliente más grande de TSMC: se rumorea la producción de chips de automóviles de Apple para China

La compañía espera lanzar su solución de envasado CoWoS Gen 5 a finales de este año, lo que aumentará el número de transistores 20 veces más que la solución de envasado de 3.ª generación. El nuevo paquete vendrá con un aumento de área de interposición de 3 veces, 8 pilas HBM2e para capacidades de hasta 128 GB, una nueva solución TSV, interconexión de CU gruesa y un nuevo TIM (paquete Lid). La solución más notable que hará uso de la tecnología de empaque Gen 5 de TSMC es la GPU ‘Aldebaran’ MI200 de AMD.

La GPU AMD Aldebaran será la primera GPU MCM fabricada y producida en TSMC. La GPU estará impulsada por la arquitectura CDNA 2 de AMD y se espera que tenga algunas especificaciones locas, como más de 16.000 núcleos y 128 GB de memoria HBM2E. La GPU Hopper de NVIDIA también utilizaría una arquitectura de chiplet MCM y se espera que se produzca en TSMC. Se espera que esta GPU se lance en 2022, por lo que podemos esperar que NVIDIA también aproveche la solución Gen 5.

Para Gen 6, TSMC tendrá un área de retícula más grande para integrar más chiplets y más paquetes de DRAM. El diseño del paquete aún no ha sido finalizado por TSMC espera albergar hasta 8 HBM3 DRAM y dos chiplet de cómputo muere en el mismo paquete. TSMC también ofrecerá la última solución térmica SOC en forma de Metal Tim, que se espera que disminuya la resistencia térmica del paquete a 0,15 veces más que el Gel TIM utilizado en la 1ra generación. fabricarse en el nodo de proceso N3, por lo que estamos considerando CDNA 3 (MI300) o Ampere Next Next.

Leave a Comment

You may also like

Más